JEDEC 公布 HBM3 内存标准：带宽至上 819 GB/s，最多 16 层堆叠 64GB
1 月 28 日消息，SK 海力士此前领先推出了 HBM3 高带宽内存芯片，其接纳多层堆叠方式，使用 TSV 硅通孔工艺生产，单片容量可达 24 GB，非常高带宽可达 896 GB/s。
JEDEC 构造本日公布了 HBM3 内存标准，标准了产品的功效、机能以及容量、带宽等特征。这一代内存比拟 HBM2，带宽增长了一倍。自力通道的数目从 8 个增长至 16 个，再加上假造通道，使得每个芯片支撑 32 通道。芯片能够接纳 4 层、9 层、12 层堆叠方式，未来能够扩大至 16 层堆叠，完成单片容量 64GB。
JEDEC 划定每层芯片的容量为 8Gb 至 32Gb 可选（1GB~4GB），初次代产品估计为单层 16Gb。为了满足市道上关于这类内存靠得住性、寿命的需要，HBM3 引入了壮大的片上 ECC 纠错功效，同时具有及时汇报错误的才气。
中文国外打听到，供电方方面，HBM3 芯片接纳 0.4V、1.1V 两档工作电压，以便进步能效。
美光公司高管显露，HBM3 将使得计算机到达更高的机能上限，同时能耗会有所低落。SK 海力士 DRAM 产品计划副总裁显露，跟着高机能计算机和 AI 使用的接续进步，市场上关于更高机能、更高能效的要求比以往更甚。跟着 HBM3 标准的公布，SK 海力士非常雀跃能够或许为客户带来这类产品，同时加强的 ECC 计划能够进步巩固性。SK 海力士为成为 JEDEC 的一员感到十分自豪，并非常雀跃能够或许与行业同伴一起，确立一个壮大的 HBM 生态系统。
上一篇：
529 元起，金立 G13 P……
下一篇：
英伟达 RTX 3080 Ti……