台积电展示 CoWoS 封装技术路线图：128GB HBM2e 显存，已用于 AMD MI200

8 月 23 日消息据外媒 Wccftech 消息，台积电近期发布了 CoWoS 封装技术的门路图，并发布第五代 CoWoS 技术曾经得到使用并量产，可以在基板上封装 8 片 HBM2e 高速缓存，总容量可达 128GB。

台积电的这项技术已近开展了多年，CoW（Chip on Wafer） 意味着在基板上封装硅芯片；而 WoW（Wafer on Wafer）意味着在基板上再层叠一片基板。

官方显露第 5 代技术的晶体管数目是第 3 代的 20 倍。新的封装技术增长了 3 倍的中介层面积，使用了斩新的 TSV 办理计划，更厚的铜持续线。当前，这项技术曾经用于生产AMD MI200“Aldebaran”专业计较卡，其中封装了 2 颗 GPU 焦点、8 片 HBM2e 缓存。

门路图表现，台积电第 6 代 CoWoS 封装技术希望于 2023 年推出，其一样在基板上封装 2 颗运算焦点，同时可以板载多达 12 颗 HBM 缓存芯片。

台积电还显露，新技术同时也使用了机能更好的导热方式，第 5 代技术使用了金属导热质料，热阻低落至此前的 0.15 倍，有助于这类高机能芯片散热。

中文国际得悉，AMD 在 7 月末吐露，接纳 CDNA 2 架构的 Instinct MI200 Alderbaran 计较卡曾经出货并托付。这款产品领有多达 256 个计较单位（CU），共计 16384 个流处分器，同时还具备 16 个 SE 着色器单位。

台积电 CoWoS 技术的详细实现技巧：

如下为台积电 CoWoS 技术的细致介绍：

从官方质料表现，2022 年将会推出 5nm、3nm 制程的芯片，同时芯片之间互联导线的间距也将慢慢减小，从 9 微米低落至 0.9 微米，估计在 2035 年之前实现这一指标。